0 引 言

为保证高压开关安全运行，必须用高压开关机械特性测试仪对其机械特性进行测试，了解高压开关的各种参数是否正常，从而进行相应的维护检修。高压开关机械特性测试仪能够对高压开关的合、分闸时间、弹跳时间、速度、行程等参数进行测量[1]。由于行程便于校验，速度则是根据行程和时间参数来确定的，所以测试仪*主要的技术指标就是时间参数的准确度。目前，测试仪没有专用标准器，各生产厂家所用的校验方法也不尽相同[2-3]。

针对这种现状研制了高压开关机械特性测试仪的校验装置，可对高压开关机械特性测试仪的各时间参数进行校准。本装置应用 CPLD 和 MCU 联合控制机制，通过 MCU 控制高速切换开关来模拟高压开关合闸、分闸以及弹跳动作，同时利用 CPLD高速计时的特点，对整个合、分闸及弹跳时间等进行校准。

1 原理及功能概述

本装置由 AVR 微控制器、CPLD 控制电路、人机接口电路（键盘和液晶）、触头动作模拟器电路和动作触发隔离电路等组成。其系统结构如图 1 所示。AVR 微控制器将设定好的动作方式与时间通过SPI总线方式传递给 CPLD，由 CPLD 内部的逻辑来控制触头动作模拟器进行动作。当高压开关机械特性测试仪启动测试信号后，通过隔离单元触发 CPLD依据设定时间控制触头动作模拟器做预定动作，然后 CPLD 依据反馈信号开始计时，同时高压开关特性测试仪检测触头电压信号从而进行校准。下面以合、分闸时间和弹跳时间分析装置的工作过程。

1.1 合、分闸时间校验

当校验装置模拟合闸动作时，具体工作时序如图 2 所示。触头初始状态处于开路状态，即两触头（A+、A-）间为高电平；当测试仪发出合闸信号时，测

试仪产生一个正脉冲，从脉冲的上升沿 T0 时刻开始计时，当设置的合闸时间 T1 时刻到来时，由 CPLD 发出控制信号 CPLD_A，控制触头模拟器两触头（A+、A-）导通，使得两触头间电平处于逻辑低电平，从而触发测试仪完成合闸时间测试。由于触头模拟器电路有一定的延时，实际合闸时间不是 T1-T0 而是T2-T0，所以必须利用触头合闸反馈信号 CPLD_FA 对合闸时间进行回测，利用 CPLD 门电路的特点，依据时序在 CPLD 中设计计数逻辑，对高精度的有源晶振进行计数，从而得到标准合闸时间。分闸时间校准过程与上述原理一样。

1.2 弹跳时间校验

校验装置模拟弹跳动作时，具体工作时序如图 3所示。触头间初始状态处于开路状态，即两触头（A+、A-）间为高电平；当测试仪发出合闸信号，从脉冲的上升沿 T0 时刻开始计时，当设置的合闸时间 T1时刻到来时，由 CPLD 发出控制信号 CPLD_A 产生一个脉冲抖动信号，控制触头模拟器两触头（A+、A-）先导通，再闭合，*后再导通，使得两触头（A+、A-）间电平从 T2 时刻的高电平变为低电平，T3 时刻又变为高电平，T5 时刻又变为逻辑低电平，从而触发测试仪完成合闸时间测试。由于触头模拟器电路有一定的延时，实际弹跳时间不是 T5-T2 而是 T4-T1，所以必须利用触头合闸反馈信号 CPLD_FA 对合闸时间进行回测。装置模拟了从校准正脉冲上沿出现时开始的开关触头闭合的接触振荡，至正脉冲下沿出现时刻的触头*后一次分离后的重新接触，符合有关标准对合闸弹跳时间的定义。测试仪可对被测开关的合、分闸时间、三相不同期时间、弹跳时间等参数进行测量，基本量是合闸分闸时间和弹跳时间，其他量可通过基本量运算后得出。因此该校验装置设计了 A、B、C 三路触头模拟电路和相应的时间测量电路，根据设置三路不同的合闸时间，便可以得到三相不同期的时间参数。

2 关键单元电路的设计分析

2.1 触头动作模拟器和隔离单元

合、分闸和弹跳时间都是根据高压开关触头电平变化得到的，触头电压是由测试仪提供的（一般为12VDC），本装置的触头动作模拟器通过控制光继电器 AQV221 的通断来模拟高压开关触头电平的变化，从而模拟高压开关的合、分闸及弹跳的动作，具体电路如图 4 所示。AQV221 具有动作迅（0.1ms），导通电阻小（0.1Ω）、隔离度高（1 000MΩ）而且没有机械振动等特点，特别适合模拟高压开关触头电压的变化。

当 CPLD_A 为低电平时，AQV221 输出端子（3、4 管脚）间开路，测试仪两触头（A+、A-）间为高电平；当 CPLD_A 为高电平时，AQV221 输出端子 （3、4 管脚）间短路，同时触发高速光耦 6N137 导通，测试仪两触头（A+、A-）间为低电平。图 4 中的 6N137 用来实测模拟触头电平变化的反馈信号。

测试仪触发计时信号采用高速光耦 6N137 进行隔离，由于采用高速光耦 6N137，该光耦导通时间是纳秒级，所以对于 0.01 ms 的校准可以忽略不计。这

样不仅不会影响测量的精度，同时还实现了校准装置与测试仪的电气隔离。具体电路如图 5 所示。

2.2 CPLD 逻辑设计

CPLD 的逻辑设计主要包括两部分，一是 CPLD与 MCU 控制器的逻辑设计，二是 CPLD 对触头模拟器以及合、分闸时间与弹跳时间等的计时控制逻辑。

2.2.1 CPLD 与 MCU 的逻辑设计

MCU 和 CPLD 采用 SPI 总线方式进行通信，其中 AVR 单片机作为主设备，CPLD 作为从设备，当MCU 主动去向 CPLD 写命令参数时，CPLD 采用移位寄存器将串行数据转变为并行数据，然后经过 D触发器将 MCU 的命令传递给 CPLD；当 MCU 主动去读取 CPLD 的计时参数时，在 CPLD 内部的逻辑其实是先将并行数据转换为串行数据然后通过 SPI总线传递给 MCU[4-5]。

2.2.2 CPLD 控制和计时逻辑

CPLD 控制和计时逻辑的逻辑电路框图如图 6所示。从 MCU 传递来的命令控制字存入命令寄存器，命令寄存器中的工作方式控制字与时间设定控制字一方面通过译码控制触头模拟器电路按照设定时间动作；另一方面对 3 种使能逻辑（合闸、分闸及弹跳的计时使能逻辑）进行译码，*终得到计数的使能信号；命令寄存器的复位控制字在每次计数前对计数?？榍辶?。计数模块时钟输入端采用带温度补偿的高精度晶振，计数使能信号的上升沿锁存*终的计数值，然后输出到时间寄存器中供 MCU 读取显示。

3 测试结果及不确定度评定

3.1 测试结果

用一台 413D 型毫秒仪对高压开关机械特性测试仪校验装置合闸时间进行校验，测试数据如表 1所示，测试**误差≤±0.02 ms。

3.2 不确定度评定

因篇幅所限，本文仅对合闸时间校准的测量不确定度作评定?？靥匦圆馐砸呛险⑹奔湫Ｗ嫉牟饬坎蝗范ǘ壤丛粗饕校翰饬恐挡恢馗匆氲牟蝗范ǘ?；标准装置引入的不确定度；开关特性测试仪分辨率引入的不确定度[6-9]。合闸时间的数学模型为EX = ES+δ1+δ2 （1）

式中：EX——校验装置的示值；

ES——毫秒仪示值；

δ1——测量重复性引入的误差；

δ2——校验装置分辨率引入的误差。

重复性引入的不确定度分析：在相同条件下，对毫秒仪 100 ms 进行 10 次稳定性合闸时间测量，所得的数据如表 2 所示。

所得标准差为

u（δ1）=s= 1n- 1nΣi = 1（xi- x軃）2姨 = 0.007 38 ms（2）

毫秒仪引入的不确定度分析：毫秒仪在误差限在 100 ms 时为±0.01 ms，即 a=0.01 ms，属于均匀分布，覆盖因子 k=姨3 ，其不确定度为了音乐的再放还原效果。因此，这两个频率段也是样车混响时间优化的重点所在。

鉴于 EASE 软件在车载扬声器声场中模拟的准确性，可以借助 EASE 软件指导车辆内饰设计，在减少实验周期的基础上实现对车载扬声器声场的准确预测和有效控制，提高工作效率。以样车为例，增加纺织材料表面密度或地毯针刺密度[7]、将绒布座套更换为亚麻座套[8]或三明治面料座套、使用玻璃纤维

含量相对较高的纤维纺织物[9]等方法，可以实现驾驶室声场的优化。仿真结果显示：通过将薄地毯更换为针刺密度为 116.7 针/cm2 的针刺地毯、将绒布

座套更换为亚麻座套、将纤维纺织物中玻璃纤维含量从 100 g/m2 增加到 200 g/m2 的方法，500 Hz 的混响时间降低了 0.22 s，1 000 Hz 以上的高频声混响时间*多增加了 0.14 s。

当然，使用 EASE 进行车载扬声器声场的模拟还存在以下需要改进的问题：**的车载扬声器声场实验需要考虑乘员的存在，而 EASE 在分析封闭小空间声场的时候还不能将人的因素考虑进来；EASE 模拟的准确性建立在对材料吸声系数准确掌握基础上，而目前还没有国产内饰材料系统准确的吸声数据库。

4 结束语

本文采用 EASE 软件建模仿真和实验研究相结合的方法，实现了某型轿车车载扬声器声场混响时间的仿真和测量，通过对比分析，验证了利用 EASE软件指导内饰设计的可行性。通过对混响时间的分析研究，分析了样车混响时间在低频和 1 000 Hz 以上高频对音乐效果的影响，提出了内饰优化设计的可行措施，对汽车车载扬声器声场的研究和优化具有一定的借鉴意义。